1.关于寄存器透明性的澄清

前文对“透明性”的解释有误：所谓透明或不透明，关键在于普通用户能否直接对其进行修改；

Ri代表的是通用寄存器集合，这里特别强调：暂存器其实就是锁存器！！！！！！！！！！

### 2.控制信号的两种实现方式

### 3.运算单元与控制单元图示解析

下图展示的是运算器结构，相关功能说明均已标注在图中，内容清晰明了；

需记住的是图中的T——即暂存寄存器（也称锁存器），它在该结构中设置了两个位置：

• 第一个T位于ALU运算前，用于保存操作数，防止其被后续数据覆盖；
• 第二个T置于ALU输出端，目的是避免运算结果通过总线再次进入ALU造成重复计算。

接下来是控制器部分：图中注释详尽，易于理解；

微操作信号发生器（也称为CU）由三个输入决定，即图中指向它的三条线路；

注意MAR与MDR之间的通信方向：一个是单向，一个是双向；

ID为指令译码器，负责将指令翻译成控制信号，不属于寄存器范畴。

### 4.单指令周期与单周期CPU的区别

单指令周期：所有指令执行耗时相同；
单周期CPU：每条指令仅用一个时钟周期完成，无论复杂与否，CPI恒为1（Clocks Per Instruction）。

5.指令周期中的数据流动

5.1 取指阶段的数据流

带括号的操作表示读取括号内寄存器的内容；

#### 5.2 指令分析阶段的数据流

AD(IR) 中的 AD 表示地址码（Address），即从指令寄存器IR中提取出地址字段；
执行完毕后，MDR中存放的是有效地址 EA（Effective Address）；

#### 5.3 中断处理阶段的数据流

SP为栈顶指针，图示流程对应中断响应过程中“断点保护”这一环节；

中断处理三步曲：关中断 → 保存断点 → 跳转至中断服务程序；

其中，“关中断”由硬件自动完成无需编程干预，而中断服务程序本质仍是程序，由多条指令构成，其执行属于软件行为。

至于为何SP要先减1，初学者可能困惑，可参考如下分步理解：

6.不同数据通路类型的对比

本节重点区分三种数据传输结构：单总线、三总线、专用通路；

• 单总线：常见设计，所有部件共享一条总线传输数据，因此必须配备暂存器来暂存中间值；
• 三总线：使用三条独立总线，避免冲突，无需暂存器，但控制逻辑更复杂；
• 专用数据通路：ALU与各寄存器直接相连，无需经过总线传输；此时需引入多路选择器和三态门来控制哪一路寄存器可通，哪一路阻断，实现精准的数据流向管理。

### 7.中断向量表机制详解

下图为中断与异常的分类示意：

当中断发

中断为何说是软硬件协同？原因如下：

1）硬件层面：中断隐指令自动完成关中断、保存断点、跳转入口等工作，这不是程序员写的指令，而是CPU内置机制； 2）软件层面：真正的中断服务程序由操作系统或用户编写，运行时由软件驱动；

因此，整个中断处理过程体现了软硬件的高度协作。